This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-121742

(43)公開日 平成11年(1999) 4月30日

(51) Int.CL*

觀別配号

HOIL 29/78

FΙ

HO1L 29/78

301S

301W

適査樹水 未請求 請求項の数3 OL (全 7 頁)

(21)出頭番母

特顯平9-282047

(22)/// 類日

平成9年(1997)10月15日

(71) 出題人 000003078

株式会社京芝

神奈川県川崎市幸区堀川町72番地

(72) 兇明智 川口 越介

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 中川 朝夫

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72) 究明者 木下 洛三


神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦 (外6名)

級人要後期の名称了 高耐圧半導体数機 【課題】 本発明は、低いオン抵抗を得られると共に、 ゲートのオン状態/オフ状態の両方で高耐圧の実現を図

【解決手段】 ゲートオフの時、n型第1オフセット層 14がリサーフとして作用して高耐圧を実現し、また、 ゲートオンの時、低いオン抵抗によって素子を流れるドレイン電流IDにより、n型第1オフセット層の電荷が 打消されるものの、n型第1オフセット層のドーズ量n 1よりも高ドーズ量n2のn型第2オフセット層1 5が リサーフとして作用する構造であって、電子の電荷量を q [C] とし、キャリアのドリフト速度をvolit [c m/sec] としたとき、 $n2 \ge ID/(q \cdot \nu)$ dith) [cm-2] の関係を満足する高耐圧半導体装 置。



11:0型半導体热視 12:p型ボディ窟 13:n型ソース層

17:ゲート機線機 18:フィールド酸化膜 19:ゲート電線 20:ソース電源

14: n型路1オフセット層 15: n型第2メフセット度

21:ドレイン電機

18: n型ドレイン随

【特許請求の範囲】

【請求項1】第1導電型半導体基板と

前記第1 導電型半導体基板の表面に選択的に形成された 第1導電型ボディ層と、

前記第1 導電型ボディ層の表面に選択的に形成された第 2導電型ソース層と、

前記第1導電型半導体基板の表面の前記第1導電型ボデ ィ層とは異なる領域に選択的に形成された第2導電型第 1 オフセット層と、

前記第2導電型第1オフセット層の表面に選択的に形成 された第2導電型第2オフセット層と、

前記第2導電型第2オフセット層の表面に選択的に形成 された第2導電型ドレイン層と

前記第2導電型ソース層と前記第2導電型第1オフセッ ト層とに挟まれた領域上にゲート絶縁膜を介して形成さ れたゲート電極と、

前記第1導電型ボディ層表面と前記第2導電型ソース層 表面の両者に接して形成されたソース電極と、 前記第2導電型ドレイン層表面に形成されたドレイン電 極とを備えた高耐圧半導体装置であって、 素子のチャネルでのキャリアの移動度をμ [cm2/V ・s]、前記ゲート絶縁膜の誘電率を ϵ [F/cm] 前記ゲート終酬費の膜厚をd[cm]、チャネル長をL[cm]、スレショルド電圧をVT[V]、定格ゲート電圧をVG[V]としたとき、下記(1)式で規定されるチャネル幅1cm当りのドレイン電流1Dに対し、また 電子の電荷量をq【C】とし、キャリアのドリフト速度 をvditt [cm/sec]としたとき、 前記第2導電型第2オフセット層のドーズ量n2は下記 (2) 式を満足することを特徴とする高耐圧半導体装

 $ID = (\mu \cdot \varepsilon) \cdot (VG/2 - VI) / (4 \cdot L \cdot d) [A/cm] \cdots (1)$ n2≥ID/(q·vdit) [cm-2]···(2)

【請求項2】 第1 導軍型半導体基板と

前記第1導電型半導体基板の表面に選択的に形成された 第1導電型ボディ層と

前記第1導電型ボディ層の表面に選択的に形成された第 2導電型ソース層と

前記第1導電型半導体基板の表面の前記第1導電型ボデ ィ層とは異なる領域に選択的に形成された第2導電型第 1オフセット層と

前記第2導電型第1オフセット層の表面に選択的に形成 ざれた第2導電型第2オフセット層と、

前記第2導電型第2オフセット層の表面に選択的に形成 された第2導電型ドレイン層と

前記第2導電型ソース層と前記第2導電型第1オフセッ ト層とに挟まれた領域上にゲート絶縁膜を介して形成さ れたゲート電極と、

前記第1導電型ボディ層表面と前記第2導電型ソース層 表面の両者に接して形成されたソース電極と、

前記第2導電型ドレイン層表面に形成されたドレイン電 極とを備えた高耐圧半導体装置であって、

前記第2導電型第1オフセット層のドーズ量をn1[cm-2]としたとき、前記第2導電型第2オフセット層の ドーズ量n2は下記式を満足することを特徴とする高耐 圧半導体装置。

2ni≦n2≦4ni

【請求項3】 第1 導電型半導体基板と

前記第1導電型半導体基板の表面に選択的に形成された 第1導電型ボディ層と

前記第1導電型ボディ層の表面に選択的に形成された第 2導電型ソース層と、

前記第1導電型半導体基板の表面の前記第1導電型ボディ層とは異なる領域に選択的に形成された第2導電型第 1 オフセット属と、

前記第2導電型第1オフセット層の表面に選択的に形成 された第2導電型第2オフセット層と、

前記第2導電型第2オフセット層の表面に選択的に形成

された第2導電型ドレイン層と、

前記第2導電型ソース層と前記第2導電型第1オフセッ ト層とに挟まれた領域上にゲート絶縁膜を介して形成さ れたゲート電極と

前記第1導電型ボディ層表面と前記第2導電型ソース層 表面の両者に接して形成されたソース電極と、

前記第2導電型ドレイン層表面に形成されたドレイン電極とを備えた高利圧半導体装置であって、

前記第2導電型第1オフセット層のドーズ量は1.5~ 4×102[cm-2]の範囲内にあり、前記第2導電型 第2オフセット層のドーズ量は3×102~1.6×1 0 B [cm·2] の範囲内にあることを特徴とする高耐圧 半導体装置。

【発明の詳細な説明】

【0001】 【発明の属する技術分野】本発明は、MOSFETから なる高耐圧半導体装置に関する。

[0002]

【従来の技術】一般に、高耐圧駆動回路などに用いられ る高耐圧半導体素子と、低耐圧駆動回路などに用いられ る低耐圧半導体素子とが同一の基板に形成され、パワー ICが製造される。この種のパワーICは、広く知られ ており、多くの用途が考えられている。通常、このようなパワー I Cは出力段に高耐圧半導体装置としての高耐 圧MOSFETが用いられており、この高耐圧MOSF ETは低いオン抵抗が要求されている。

【0003】図4は係る高耐圧MOSFETの素子構造 を示す断面図である。この高耐圧MOSFETは、高抵抗のp型半導体基板1の表面にp型ボディ層2が選択的 に形成されている。p型ボディ層2の表面には低抵抗の

n型ソース層3が選択的に形成されている。 【0004】p型半導体基板1のp型ボディ層2とは異 なる表面には、高抵抗のn型オフセット層4が形成され ている。n型オフセット層4の表面には、低抵抗のn型 ドレイン層5が選択的に形成されている。また、n型ソ ース層3とn型オフセット層4によって挟まれるp型ボ ディ層2表面とこの表面に隣接するn型オフセット層4 表面の一部には、ゲート絶縁膜らおよびフィールド酸化 膜7を介してゲート電極8が形成されている

【0005】また、n型ソース層3及びp型ボディ層2 には、これら両層にコンタクトするソース電極9が形成されている。n型ドレイン層5上には、ドレイン電極1

0が形成されている。

【0006】このような高耐圧MOSFETは、n型ド レイン層5がオフセット層4内に形成されているので、 オフセット層4がいわゆるリサーフ層として作用する。 このリサーフ層は、素子の高耐圧を保ちながらオン抵抗 を低い値に抑制可能とする。なお、この高耐田MOSF ETのゲート電王VG=OV (オフ状態) から5Vまで のドレイン電圧 ドレイン電流の特性曲線は図5に示す 通りである。

【発明が解決しようとする課題】しかしながら以上のような高耐圧MOSFETでは、図5に示すように、ゲートオフ時及びゲート電圧VGが1V程度で低いときには 高い耐圧を保つものの、1Vを越えた通常のゲート電圧 VGとなるゲートオン時には低い耐圧となる問題があ

る。 【0008】すなわち、高耐圧MOSFETは、ゲート オン時に素子を流れるドレイン電流により、n型オフセ ット層4表面において、等電位線がドレイン側で密になってドレイン側に電子が増えた分、ソース側で正の空間 電荷が生じ、この正の空間電荷がn型オフセット層4のドーズされた電荷を打消してしまう。このため、ゲートオン時に、n型オフセット層4がリサーフ層として作用 しなくなり、耐圧を低下させてしまう問題がある。この 問題は、特にゲート電圧VGが定格の1/2以上の3V

以上で顕著になる。 【0009】また、この高耐圧MOSFETは、ゲート オン時に低い耐圧となるため、ドレインが電源に直結し てゲートをバイアスする構成のアナログ回路には使用不 可能であるという問題がある。

【0010】なお、ゲート幅1 cm当りの素子のドレイン電流をID、電子の電荷量をq(= 1.6×10-8 C;単位クーロン)、電子のドリフト速度を ν dit($=8 imes1~06\,\mathrm{cm}/\mathrm{sec}$)とすると、このドレイン 電流IDで打消されるn型オフセット層4の負電荷はI

D/(q・vdft)cm-2である。また、ゲート幅 は、図4の紙面奥行き方向に沿ったゲート長であり、本 明細書中、チャネル幅ともいう。

【0011】本発明は上記実情を考慮してなされたもの で、低いオン抵抗を得られると共に、ゲートのオン状態 /オフ状態の両方で高耐圧を実現し得る高耐圧半導体装 置を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明の骨子は、オフセ ット層をソース側からドレイン側にかけて2層構成と レ、ソース側の第1オフセット層よりも高ドーズ量の第 2オフセット層をドレイン層側に設けた構造を用いる。 【0013】すなわち本発明の骨子は、ゲートオン時に 低いオン抵抗によって素子を流れるドレイン電流によ り、ソース側の第1オフセット層の電荷が打ち消された としても、ドレイン側の第2オフセット層には電荷を残 してリサーフ層として作用させ、素子全体としては、低 いオン抵抗を前提としつつ、ゲートのオン状態/オフ状 態の両方で高耐圧を実現させることにある。

【0014】さて以上のような本発明の骨子に基づいて 具体的には以下のような手段が講じられる。本発明は、 第1導電型半導体基板と、前記第1導電型半導体基板の 表面に選択的に形成された第1導電型ボディ層と、前記 第1導電型ボディ層の表面に選択的に形成された第2導 電型ソース層と、前記第1導電型半導体基板の表面の前 記第1導電型ボディ層とは異なる領域に選択的に形成さ れた第2導電型第1オフセット層と、前記第2導電型第 1オフセット層の表面に選択的に形成された第2導電型 第2オフセット層と、前記第2導電型第2オフセット層の表面に選択的に形成された第2導電型ドレイン層と、 前記第2導電型ソース層と前記第2導電型第1オフセッ ト層とに挟まれた領域上にゲート絶縁膜を介して形成さ れたゲート電極と、前記第1導電型ボディ層表面と前記 第2導電型ソース層表面の両者に接して形成されたソース電極と、前記第2導電型ドレイン層表面に形成された ドレイン電極とを備えた構造の高耐圧半導体装置に関す

【0015】係る構造において、請求項1に対応する発 明は、素子のチャネルでのキャリアの移動度をμ[cm 2/V・s]、前記ゲート絶縁膜の誘電率を ε [F/c m]、前記ゲート絶縁膜の膜厚をd [cm]、チャネル 長をL [cm]、スレショルド電圧をVI [V]、定格 ゲート電圧をVG [V] としたとき、下記(1)式で規 定されるチャネル幅1 cm当りのドレイン電流IDに対し、電子の電荷量をg[C]とし、キャリアのドリフト 速度をvdit [cm/sec]としたとき、前記第2 導電型第2オフセット層のドーズ量n2は下記(2)式 を満足する高耐圧半導体装置である。

 $ID = (\mu \cdot \varepsilon) \cdot (VG/2 - VI) / (4 \cdot L \cdot d) [A/cm] \cdots (1)$ n2≥10/(q·vdit) [cm-2] ··· (2)

また、請求項2に対応する発明は、前記第2導電型第1 オフセット層のドーズ量をn1[cm-2]としたとき、 前記第2導電型第2オフセット層のドーズ量n2は下記 式を満足する高耐圧半導体装置である。

2n1≦n2≦4n1

さらに、請求項3に対応する発明は、前記第2導電型第 1オフセット層のドーズ量が1.5~4×102[cm 引 の範囲内にあり、前記第2導電型第2オフセット層 のドーズ量が3×102~1.6×10B[cm-2]の

範囲内にある高耐圧半導体装置である。

(作用)従って、請求項1に対応する発明は以上のような手段を講じたことにより、ゲートオフの時、従来同様に、第2導電型第1オフセット層がリサーフとして作用 して高耐圧を実現し、また、ゲートオンの時、低いオン 抵抗によって素子を流れるドレイン電流により、第2導 電型第1オフセット層の電荷が打消されるものの、第2 導電型第1オフセット層のドーズ量n1よりも高ドーズ 量n2の第2導電型第2オフセット層がリサーフとして 作用するので、低いオン抵抗を得られると共に、ゲート のオン状態/オフ状態の両方で高耐圧を実現させること ができる。

【0016】また、このときの条件を $n2 \ge 1D/$ ($q \cdot \nu$ dit) [cm2] として規定しているので、この 作用を容易且つ確実に奏することができる。また、請求 項2に対応する発明は、請求項1に対応する作用と同様の高耐圧を奏する作用に加え、このときの条件を2n1

≦n2≦4n1として規定しているので、前述した作用を容易且つ確実に奏することができる。 【0017】さらに、請求項3に対応する発明は、請求項1に対応する作用と同様の高耐圧を奏する作用に加 え、第2導電型第1オフセット層のドーズ量と、第2導 電型第2オフセット層のドーズ量とを具体的な数値で規 定しているので、前述した作用をより一層、容易且つ確

実に奏することができる。

[0018]

【発明の実施の形態】以下、本発明の一実施形態につい て図面を参照しながら説明する。図1は本発明の一実施 形態に係る高耐王MOSFETの素子構造を示す断面図 である。この高耐圧MOSFETは、高抵抗のp型半導 体基板11の表面にはp型ボディ層12が選択的に形成されている。p型ボディ層12の表面には低抵抗のn型 ソース層13が選択的に形成されている。

【0019】p型半導体基板11のp型ボディ層12と 異なる表面には高抵抗のn型第1オフセット層14が形 成され、n型第1オフセット層14に隣接してn型第1 オフセット層14よりも低抵抗(高ドーズ量)のn型第

2オフセット層15が形成されている。

【0020】n型第2オフセット層5表面には、n型第 2オフセット層5よりも低抵抗のn型ドレイン層1 Gが 選択的に形成されている。また、n型ソース層13とn 型第1オフセット層14によって挟まれるp型ボディ層 12表面とこの表面に隣接するn型第1オフセット層1 4表面の一部には、ゲート絶縁膜17およびフィールド酸化膜18を介してゲート電極19が形成されている。 【0021】また、n型ソース層13及びp型ボディ層 12には、これら両層にコンタクトするソース電極20 が形成されている。n型ドレイン層16上には、ドレイ ン電極21が形成されている。

【0022】ここで、素子のチャネルでのキャリアの移動度をル [cm2/V・s]、ゲート絶縁膜1 7の誘電 変を を [F/cm]、ゲート絶縁膜1 7の膜厚を d [cm]、チャネル長をL [cm]、スレショルド電圧をVT[V]、定格ゲート電圧をVG[V]としたとき、チ ャネル幅1 cm当りのドレイン電流IDは、次の(1)

式で規定される。

 $ID = (\mu \cdot \varepsilon) \cdot (VG/2 - VI) / (4 \cdot L \cdot d) [A/cm] \cdots (1)$

このとき、前述した電子の電荷量 q [c] 及び電子のド リフト速度 ν dit [cm/sec]を用い、n型第2オフセットB15のドーズEn2は次の(2)式の関係 を満足するように設定される。

 $n2 \ge ID/(q \cdot \nu dit)$ [cm-2] … (2) 本実施形態では、 $\mu = 700$ [cm2/V・s]、 $\epsilon =$ 3. 5×10-B[F/cm]、d=1.5×10 6[cm]、L=1×104[cm]、VT=1 [V]、V0=5[V]に対し、ドーズ量n2=9×1

OP[cm-1] である。 【OO23】次に、以上のような構成の高耐圧MOSF ETの作用について説明する。この高耐圧MOSFETは、ゲート電圧VG=OVのゲートオフの時、従来同様 に、n型第1オフセット層14がリサーフとして作用 し、図2に示すように、高耐圧を実現する。 【0024】一方、ゲートオン(ゲート電圧5V)の

時、素子に流れるドレイン電流により、n型第1オフセ ット層14の電荷が打消されるものの、n型第1オフセット層14よりも高ドーズ量のn型第2オフセット層1 5がリサーフとして作用し、図2に示すように、高耐圧 を実現する。また、前述したように、ゲートのオン状態 /オフ状態の両方で高耐圧を実現しているが、同時に低 いオン抵抗を得ている。すなわち、低いオン抵抗を得られつつ、ゲート電圧OV~5Vの範囲にわたって高い耐

圧を実現させることができる。 【0025】図3はゲートオン時(VG=5V)の耐圧 とn型第2オフセット層15のドーズ量n2との関係を 示す図である。なお、このときのn型第1オフセット層 14のドーズ量n1は3×102[cm:2]である。図 3に示すように、n2が6×102~1.2×10 B[cm-2]の範囲内にあるとき、耐圧が大きく向上されていることが分かる。

【0026】また、これにより、n2は、2n1≦n2 ≦4n1の範囲内にあることが好ましいことが分かる。その理由は、n2が2n1より小さい場合(n2<2n1)、ドレイン電流によって電荷が打ち消されてしまうからである。また、n2が4n1より大きい場合(4n1<n2)、n型第2オフセット層15が完全には空乏化せず、リサーフとして作用しないため、耐圧の向上に寄与しないからである。

【0027】またこのn2とn1との関係において、n型第1オフセット層14のドーズ量n1は1.5~4×102[cm-2]の範囲内にあり、且つn型第2オフセット層15のドーズ量n2は3×102~1.6×108[cm-2]の範囲内にあることが、低いオン抵抗を得られつつ、ゲートのオンオフに関わらずに高い耐圧を実現させる素子動作上、好ましいという結果が得られている。

【0028】上述したように本実施形態によれば、ゲートオフの時、従来同様に、n型第1オフセット層14がリサーフとして作用して高耐圧を実現し、また、ゲートオンの時、低いオン抵抗によって素子を流れるドレイン電流IDにより、n型第1オフセット層14の電荷が打消されるものの、n型第1オフセット層14のドーズ量n1よりも高ドーズ量n2のn型第2オフセット層15がリサーフとして作用するので、低いオン抵抗を得られると共に、ゲートのオン状態/オフ状態の両方で高耐圧を実現させることができる。

【0029】また、ドーズ量の条件をn2≥ID/(q・νdit)[cm2]を満足するように設定しているので、この効果を容易且つ確実に奏することができる。なお、この場合、使用したいドレイン電流IDの値によっても、ドーズ量の最適化を図ることができるので好ましい。

【0030】 また、n型第1オフセット層14のドーズ量n1を1.5~4×102[cm-2]の範囲内とし、n型第2オフセット層15のドーズ量n2を3×102~1.6×108[cm-2]の範囲内としても、前述した効果をより一層、容易且つ確実に奏することができる。

【0031】さらに、このときの条件を2m1≦m2≦ 4m1として実験的に求めたので、前述した効果を容易 且つ確実に奏することができる。

(他の実施形態)なお、上記実施形態では、第1 導電型をp型とし、第2導電型をn型とした場合について説明したが、これに限らず、第1導電型をn型とし、第2導電型をp型としても、本発明を同様に実施して同様の効果を得ることができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。

【0032】 【発明の効果】以上説明したように本発明によれば、低いオン抵抗を得られると共に、ゲートのオン状態/オフ状態の両方で高耐圧を実現できる高耐圧半導体装置を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る高耐圧MOSFETの素子構造を示す断面図

【図2】同実施形態におけるドレイン電圧ードレイン電流の特性曲線を示す図

【図3】同実施所態におけるゲートオン時のn型第2オ フセット層のドーズ量と素子耐圧との関係を示す図

【図4】従来の高耐圧MOSFETの素子構造を示す断面図

【図5】従来の高耐圧MOSFETのドレイン電圧ードレイン電流の特性曲線を示す図

【符号の説明】 11…p型半導体基板

11…p型半導体基板 12…p型ボディ層

13…n型ソース層

14…n型第1オフセット層

15…n型第2オフセット層

16…n型ドレイン層


17…ゲート絡翻模


18…フィールド酸化膜


19…ゲート電極


20…ソース電極

21…ドレイン電極










【図5】



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-121742

(43) Date of publication of application: 30.04.1999

(51)Int.CI.

H01L 29/78

(21)Application number : 09-282047

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

15.10.1997

(72)Inventor: KAWAGUCHI YUSUKE


NAKAGAWA AKIO KINOSHITA KOZO

(54) HIGH-BREAKDOWN VOLAGE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain low ON resistance and to realize high breakdown voltage in both ON and OFF states of a gate at the same time.

SOLUTION: This device has the following structure. When a gate is off, an n-type offset layer 14 acts as a reserve and realizes a high breakdown voltage. When the gate is off, even if the electric charge of the n-type first offset layer 14 is offset by the drain current (ID) flowing through an element by the low ON resistance, an n-type second offset layer 15 having a higher dosage n2 than the dosage n1 of the n-type first offset layer 1 acts as the reserve. In this case, letting the amount of the electric charge of electrons be represented by q [C] and the drift speed of carrier be υdrift [cm/sec], the relationship of n2≥1D/ (q.υdrift) [cm-2] is satisfied.



LEGAL STATUS

[Date of request for examination]

03.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3315356

[Date of registration]

07.06.2002 -

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] this invention relates to the high proof-pressure semiconductor device which consists of an MOSFET.

[0002]

[Description of the Prior Art] Generally the high proof-pressure semiconductor device used for a high proof-pressure drive circuit etc. and the low proof-pressure semiconductor device used for a low proof-pressure drive circuit etc. are formed in the same substrate, and Power IC is manufactured. This kind of power IC is known widely, and many uses are considered. Usually, the high proof pressure MOSFET as a high proof-pressure semiconductor device is used for the output stage, and, as for such power IC, the low on resistance is demanded, as for this high proof pressure MOSFET.

[0003] <u>Drawing 4</u> is the cross section showing the element structure of the applied high proof pressure MOSFET. p type body layer 2 is alternatively formed in the front face of the p type semiconductor substrate 1 of high resistance [this high proof pressure MOSFET]. n type source layer 3 of low resistance is alternatively formed in the front face of p type body layer 2.

[0004] n type offset layer 4 of high resistance is formed in a front face which is different in p type body layer 2 of the p type semiconductor substrate 1. n type drain layer 5 of low resistance is alternatively formed in the front face of n type offset layer 4. Moreover, the gate electrode 8 is formed in a part of n type offset layer 4 front face contiguous to p type body layer 2 front face across which n type source layer 3 and n type offset layer 4 face, and this front face through the gate insulator layer 6 and the field oxide film 7.

[0005] Moreover, the source electrode 9 in contact with both [these] layers is formed in n type source layer 3 and p type body layer 2. The drain electrode 10 is formed on n type drain layer 5.

[0006] Since, as for such a high proof pressure MOSFET, n type drain layer 5 is formed in the offset layer 4, the offset layer 4 acts as the so-called RISAFU layer. This RISAFU layer enables the suppression of an on resistance to a low value, maintaining high pressure-proofing of an element. In addition, the characteristic curve of the drain voltage-drain current from gate-voltage VG = 0V (OFF state) to 5V of this high proof pressure MOSFET is as being shown in $\frac{drawing 5}{drawing 5}$.

[0007]

[Problem(s) to be Solved by the Invention] However, as the above high proof pressures MOSFET show to drawing 5, they are the time of gate-off, and a gate voltage VG. The usual gate voltage VG which exceeded 1V although high pressure-proofing was maintained by about 1V at the time of a low At the time of the becoming gate-on, there is a problem used as low pressure-proofing.

[0008] That is, space charge positive by the part side whose electron the equipotential line became dense by the drain side, and increased to the drain side in n type offset layer 4 front face by the drain current which flows an element at the time of gate-on, and the source side will produce the high proof pressure MOSFET, and this positive space charge will negate the charge which doused n type offset layer 4. For this reason, there is a problem on which n type offset layer 4 stops acting on as a RISAFU layer, and pressure-proofing is reduced at the time of gate-on. Especially this problem is a gate voltage VG. It becomes remarkable more than by 1/2 or more 3V of rating.

[0009] Moreover, since this high proof pressure MOSFET turns into low pressure-proofing at the time of gate-on, there is a problem of being unusable in the analog circuit of composition of that a drain links with a power supply directly and carries out bias of the gate.

[0010] In addition, if drift velocity of q (=1.6x10-19 C; unit coulomb) and an electron is set [the drain current of the element per gate width of 1cm] to upsilondrift (=8x106 cm/sec) for ID and the amount of electronic charge, it is this drain current ID. The negative charge of n type offset layer 4 negated is ID/(q-upsilon drift) cm-2. Moreover, gate

width is the gate length which met in the space depth direction of <u>drawing 4</u>, and is also called channel width among this specification.

[0011] this invention aims at offering the high proof-pressure semiconductor device which can realize high pressure-proofing by both the ON state / OFF state of the gate while it was made in consideration of the above-mentioned actual condition and can obtain a low on resistance.

[0012]

[Means for Solving the Problem] The main point of this invention considers as two-layer composition, offset applying it to a drain side from a source side, and the structure which prepared the 2nd offset layer of a high-dose amount in the drain layer side rather than the 1st offset layer by the side of the source is used.

[0013] That is, the main point of this invention leaves a charge to the 2nd offset layer by the side of a drain, though the charge of the 1st offset layer by the side of the source is negated, it is made to act as a RISAFU layer by the drain current which flows an element by the low on resistance at the time of gate-on, and as the whole element, while, it is in making high pressure-proofing realize by both the ON state / OFF state of the gate, on the assumption that a low on resistance.

[0014] Now, based on the main point of the above this inventions, the following meanses are specifically provided. The 1st conductivity-type body layer by which this invention was alternatively formed in the front face of the 1st conductivity-type semiconductor substrate and the aforementioned 1st conductivity-type semiconductor substrate, The 2nd conductivity-type source layer alternatively formed in the front face of the aforementioned 1st conductivity-type body layer, The 1st offset layer of the 2nd conductivity type alternatively formed in a different field from the aforementioned 1st conductivity-type body layer of the front face of the aforementioned 1st conductivity-type semiconductor substrate, The 2nd offset layer of the 2nd conductivity type alternatively formed in the front face of the aforementioned 1st offset layer of the 2nd conductivity type, The 2nd conductivity-type drain layer alternatively formed in the front face of the aforementioned 2nd offset layer of the 2nd conductivity type, The gate electrode formed through the Gaea ******** on the field inserted into the aforementioned 2nd conductivity-type source layer and the aforementioned 1st offset layer of the 2nd conductivity type, It is related with the high proof-pressure semiconductor device of the structure equipped with the source electrode formed in contact with both aforementioned 1st conductivity-type body layer front face and aforementioned 2nd conductivity-type source layer front face, and the drain electrode formed in the aforementioned 2nd conductivity-type drain layer front face.

[0015] In the starting structure, invention corresponding to a claim 1 The dielectric constant of mu [cm2 / V-s] and the aforementioned gate insulator layer for the mobility of the carrier in the channel of an element epsilon [F/cm], It is [thickness / of the aforementioned gate insulator layer] VT about L [cm] and threshold voltage in d [cm] and channel length. It is VG about [V] and a rated gate voltage. When referred to as [V], Drain current ID per [which is specified by following the (1) formula] 1cm of channel width It receives, the amount of electronic charge is set to q [C], and it is upsilondrift about the drift velocity of a carrier. When it considers as [cm/sec], Dose n2 of the aforementioned 2nd offset layer of the 2nd conductivity type It is the high proof-pressure semiconductor device with which are satisfied of following the (2) formula.

ID =(micro-epsilon) -(VG / 2-VT)/(4 and L-d) [A/cm] -- (1)

 $n2 \ge ID/(q-upsilon drift) [cm-2] -- (2)$

Moreover, invention corresponding to a claim 2 is the dose of the aforementioned 1st offset layer of the 2nd conductivity type n1 When referred to as [cm-2], it is the dose n2 of the aforementioned 2nd offset layer of the 2nd conductivity type. It is the high proof-pressure semiconductor device with which are satisfied of the following formula. It is the high proof-pressure semiconductor device which invention corresponding to a claim 3 has the dose of the aforementioned 1st offset layer of the 2nd conductivity type within the limits of 1.5 to 4x1012 [cm-2], and has the dose of the aforementioned 2nd offset layer of the 2nd conductivity type in 2n1 <=n2<=4n1 pan within the limits of 3x1012 to 1.6x1013 [cm-2].

(Operation) Invention corresponding to a claim 1 therefore, by having provided the above meanses By the drain current which the 1st offset layer of the 2nd conductivity type acts as RISAFU, and realizes high pressure-proofing as usual at the time of gate-off, and flows an element by the low on resistance at the time of gate-on Although the charge of the 1st offset layer of the 2nd conductivity type is negated, it is the dose n1 of the 1st offset layer of the 2nd conductivity type. High-dose amount n2 Since the 2nd offset layer of the 2nd conductivity type acts as RISAFU While being able to obtain a low on resistance, high pressure-proofing can be made to realize by both the ON state / OFF state of the gate. [0016] Moreover, since the conditions at this time are specified as n2 >=ID/(q-upsilon drift) [cm-2], this operation can be done so easily and certainly. Moreover, it adds to the operation corresponding to a claim 1, and the operation which does the same high pressure-proofing so, and invention corresponding to a claim 2 is the conditions at this time 2n1 <=n2 <=4n1 Since it has specified by carrying out, the operation mentioned above can be done so easily and certainly. [0017] Furthermore, since invention corresponding to a claim 3 has specified the dose of the 1st offset layer of the 2nd

conductivity type, and the dose of the 2nd offset layer of the 2nd conductivity type for the concrete numeric value in addition to the operation corresponding to a claim 1, and the operation which does the same high pressure-proofing so, it can do so the operation mentioned above still more easily and certainly.

[0018]

[Embodiments of the Invention] Hereafter, it explains, referring to a drawing about 1 operation form of this invention. Drawing 1 is the cross section showing the element structure of the high proof pressure MOSFET concerning 1 operation form of this invention. p type body layer 12 is alternatively formed in the front face of the p type semiconductor substrate 11 of high resistance [this high proof pressure MOSFET]. n type source layer 13 of low resistance is alternatively formed in the front face of p type body layer 12.

[0019] The n type 1st offset layer 14 of high resistance is formed in a different front face from p type body layer 12 of the p type semiconductor substrate 11, the n type 1st offset layer 14 is adjoined, and the n type 2nd offset layer 15 of low resistance (high-dose amount) is formed rather than the n type 1st offset layer 14.

[0020] n type drain layer 16 of low resistance is alternatively formed in n type 2nd offset layer 5 front face rather than the n type 2nd offset layer 5. Moreover, the gate electrode 19 is formed in a part of n type 1st offset layer 14 front face contiguous to p type body layer 12 front face across which n type source layer 13 and the n type 1st offset layer 14 face, and this front face through the gate insulator layer 17 and the field oxide film 18.

[0021] Moreover, the source electrode 20 in contact with both [these] layers is formed in n type source layer 13 and p type body layer 12. The drain electrode 21 is formed on n type drain layer 16.

[0022] Here, it is [mobility / of the carrier in the channel of an element / dielectric constant / of mu [cm2 / V-s] and the gate insulator layer 17 / thickness / of epsilon [F/cm] and the gate insulator layer 17] VT about L [cm] and threshold voltage in d [cm] and channel length. It is VG about [V] and a rated gate voltage. When referred to as [V], it is drain current ID per 1cm of channel width. It is prescribed by the

ID = (micro-epsilon) - (VG / 2-VT)/(4 and L-d) [A/cm] -- (1)

Amount of electronic charge q [c] mentioned above at this time, and electronic drift velocity upsilondrift [cm/sec] is used and it is the dose n2 of the n type 2nd offset layer 15. It is set up so that the relation of the following (2) formulas may be satisfied.

n2 >= ID/(q-upsilon drift) [cm-2] -- (2)

At this operation form, it is mu= 700 [cm2 / V-s] and epsilon= $3.5 \times 10-13$. [F/cm], d= $1.5 \times 10-6$ [cm], and L= 1×104 It is dose n2 = 9×1012 [cm-2] to [cm] VT = 1[V] VG = 5[V].

[0023] Next, an operation of the high proof pressure MOSFET of the above composition is explained. As the n type 1st offset layer 14 acts as RISAFU and this high proof pressure MOSFET is shown in <u>drawing 2</u> as usual at the time of gate-off of gate-voltage VG =0V, high pressure-proofing is realized.

[0024] On the other hand, although the charge of the n type 1st offset layer 14 is negated by the drain current which flows for an element at the time of gate-on (gate-voltage 5V), as the n type 2nd offset layer 15 of a high-dose amount acts as RISAFU and it is shown in drawing 2 rather than the n type 1st offset layer 14, high pressure-proofing is realized. Moreover, although high pressure-proofing is realized by both the ON state / OFF state of the gate as mentioned above, the low on resistance has been obtained simultaneously. That is, high pressure-proofing can be made to realize over the range of gate voltages 0V-5V, being able to obtain a low on resistance.

[0025] <u>Drawing 3</u> is the amount n2 of DO 1 ZU of the pressure-proofing at the time of gate-on (VG = 5V), and the n type 2nd offset layer 15. It is drawing showing a relation. In addition, dose n1 of the n type 1st offset layer 14 at this time It is 3x1012 [cm-2]. It is n2 as shown in <u>drawing 3</u>. When it is within the limits of 6x1012 to 1.2x1013 [cm-2], it turns out that pressure-proofing is improving greatly.

[0026] Moreover, thereby, it is n2. $2n1 \le 2n1 \le 4n1$ It turns out that it is desirable that it is in within the limits. The reason is n2. 2n1 It is because a charge will be negated by drain current when small ($n2 \le 2n1$). Moreover, n2 4n1 It is because it does not contribute to improvement in pressure-proofing in order that the n type 2nd offset layer 15 may not depletion-ize completely and may not act as RISAFU, when large ($4n1 \le 2n1$).

[0027] Moreover, this n2 n1 It sets in a relation and is the dose n1 of the n type 1st offset layer 14. It is within the limits of 1.5 to 4x1012 [cm-2]. And dose n2 of the n type 2nd offset layer 15 The result of being desirable is obtained on element operation which makes high pressure-proofing realize without being concerned with turning on and off of the gate, that it is within the limits of 3x1012 to 1.6x1013 [cm-2] being able to obtain a low on resistance.

[0028] As mentioned above, according to this operation form, at the time of gate-off as usual drain current ID which the n type 1st offset layer 14 acts as RISAFU, and realizes high pressure-proofing, and flows an element by the low on resistance at the time of gate-on Although the charge of the n type 1st offset layer 14 is negated, it is the dose n1 of the n type 1st offset layer 14. High-dose amount n2 Since the n type 2nd offset layer 15 acts as RISAFU While being able to obtain a low on resistance, high pressure-proofing can be made to realize by both the ON state / OFF state of the gate.

[0029] Moreover, since the conditions of a dose are set up so that n2 >=ID/(q-upsilon drift) [cm-2] may be satisfied, this effect can be done so easily and certainly. In addition, drain current ID to use in this case Since optimization of a dose can be attained also with a value, it is desirable.

[0030] moreover, dose n1 of the n type 1st offset layer 14 within the limits of 1.5 to 4x1012 [cm-2] -- carrying out -- dose n2 of the n type 2nd offset layer 15 The effect mentioned above also as within the limits of 3x1012 to 1.6x1013 [cm-2] can be depended, and it can do so still more easily and certainly.

[0031] Furthermore, they are the conditions at this time 2n1 <=n2 <=4n1 Since it carried out and asked experimentally, the effect mentioned above can be done so easily and certainly.

(others -- operation form) in addition, with the above-mentioned operation form, although the case where used the 1st conductivity type as p type, and the 2nd conductivity type was used as n type was explained, not only this but the 1st conductivity type can be used as n type, this invention can be similarly carried out for the 2nd conductivity type as a p type, and the same effect can be acquired In addition, in the range which does not deviate from the summary, this invention deforms variously and can be carried out.

[0032]

[Effect of the Invention] As explained above, while being able to obtain a low on resistance according to this invention, the high proof-pressure semiconductor device which can realize high pressure-proofing by both the ON state / OFF state of the gate can be offered.

[Translation done.]